Мазмуну:
- 1 -кадам: UART деген эмне?
- 2 -кадам: өзгөчөлүктөр
- 3 -кадам: Дизайн ыкмасы
- 4 -кадам: Симуляция жыйынтыгы
- 5 -кадам: Тиркелген файлдар
Video: VHDLдеги UART дизайны: 5 кадам
2024 Автор: John Day | [email protected]. Акыркы өзгөртүү: 2024-01-30 10:40
UART универсалдуу асинхрондук алуучу өткөргүчтү билдирет. Бул эң популярдуу жана эң жөнөкөй сериялык байланыш протоколу. Бул көрсөтмөдө сиз VHDLде UART модулун кантип иштеп чыгууну үйрөнөсүз.
1 -кадам: UART деген эмне?
Ар кандай перифериялык түзүлүштөр менен байланышуу үчүн процессорлор же контроллерлер адатта UART байланышын колдонушат. Бул жөнөкөй жана тез сериялык байланыш. UART дээрлик бардык процессорлордо минималдуу талап болгондуктан, алар адатта VHDL же Verilogдо Soft IP өзөктөрү катары кайра колдонууга жана интеграциялоонун оңойлугуна арналган.
2 -кадам: өзгөчөлүктөр
Дизайн UARTтин өзгөчөлүктөрү төмөндө келтирилген:
* Стандарттык UART сигналдары.
* Конфигурацияланган baud ылдамдыгы 600-115200.
* Тандоо = 8x @алуучу
* FPGA далилденген дизайн - Xilinx Artix 7 тактасында.
* UART перифериялык түзүлүштөрүндө сыналган, Hyperterminal ийгиликтүү - баардык бодраттар
3 -кадам: Дизайн ыкмасы
-
Биз UARTди аягына чыгаруу үчүн кийинчерээк бириктире турган 3 модулду иштеп чыгабыз.
- Бергич модулу: сериялык маалыматтарды берүү жөнүндө кам көрөт
- Алуучу модулу: сериялык маалыматтарды кабыл алуу жөнүндө кам көрөт
- Бод генераторунун модулу: Боддук сааттын түзүлүшүнө кам көрөт.
- Baud генератор модулу динамикалык түрдө конфигурацияланат. Бул каалаган ылдамдыкка жараша негизги сааттан эки бауд саатын жаратат. Бири берүүчү үчүн, экинчиси алуучу үчүн.
- Кабыл алуучу модул 8x ылдамдык ылдамдыгын колдонот, мында ката кетирүү ыктымалдыгын азайтуу үчүн, б.
- Берүүнү жана кабыл алууну, ошондой эле үзгүлтүк сигналын көзөмөлдөө үчүн башкаруу сигналдары.
- Стандарттык UART сериялык интерфейси паритети жок, бир токтоочу жана баштоочу бит, 8 маалымат бит.
- Параллель интерфейс хост менен байланышуу үчүн, UARTга параллелдүү маалыматтарды берген жана алган процессор же контролер.
4 -кадам: Симуляция жыйынтыгы
5 -кадам: Тиркелген файлдар
* UART өткөргүч модулу -vhd файлы
* UART алуучу модулу - vhd файлы
* Baud генератор модулу - vhd билэ
* UART модулу - Жогорудагы модулдарды бириктирген башкы жогорку модуль - vhd файлы
* UART IP Core толук документтери - pdf
Бардык суроолор боюнча, мени менен байланышуудан тартынба:
Mitu Raj
мени ээрчиңиз:
Суроолор боюнча, [email protected] дарегине кайрылыңыз
Сунушталууда:
Учурдагы режимге негизделген осциллятордун дизайны D классындагы аудио кубаттуулукту күчөткүчтөр: 6 кадам
Учурдагы режимге негизделген осциллятордун дизайны D класстагы аудио кубаттуулукту күчөткүчтөрдүн дизайны: Акыркы жылдары D классындагы аудио кубаттуулукту күчөткүчтөр MP3 жана мобилдик телефондор сыяктуу портативдүү аудио тутумдары үчүн эң жогорку натыйжалуулукка жана аз энергия керектөөнүн артыкчылыктуу чечими болуп калды. Осциллятор D au классынын маанилүү бөлүгү
VHDLдеги жөнөкөй кэш контроллеринин дизайны: 4 кадам
VHDLдеги жөнөкөй кэш контроллеринин дизайны: Мен муну үйрөтүп жатам, анткени кээ бир VHDL коддорун үйрөнүү жана кэш контроллерин иштеп чыгууну баштоо кыйынга турду. Ошентип, мен нөлдөн баштап кэш контроллерин иштеп чыктым жана аны FPGAда ийгиликтүү сынап көрдүм. Менде п
VHDLдеги I2C Masterдин дизайны: 5 кадам
VHDLдеги I2C Masterдин дизайны: Бул көрсөтмөдө, VHDLде жөнөкөй I2C мастеринин дизайны талкууланат. ЭСКЕРТҮҮ: толук сүрөттү көрүү үчүн ар бир сүрөттү басыңыз
VHDLдеги SPI Masterдин дизайны: 6 кадам
VHDLдеги SPI Masterдин дизайны: Бул көрсөтмөдө биз VHDLде нөлдөн баштап SPI Bus Masterдин дизайнын түзөбүз
VHDLдеги Mastermind Оюну: 3 кадам
VHDLдеги Mastermind Game: Биздин долбоор үчүн биз “ Mastermind ” VHDLдеги оюн Basys3 тактасында ойнотулат. Mastermind салттуу түрдө казык жана оюн тактасы менен ойнолуучу кодду бузуучу оюн. Бир оюнчу 4 катар катары менен түрдүү түстөгү казыктарды жайгаштырат